日前，德州仪器 (TI)推出具有三个片上锁相环 (PLL) 滤波器组件的高集成度定时IC，其具有目前业界最佳的性能。该款新型时钟乘法器的架构无需外接组件来支持 PLL 结构，从而不仅降低了总体系统成本，而且还显著节约了板级空间。由于周期抖动极低，并具有生成多时钟频率的能力，因此支持该器件的技术非常适用于游戏系统、DVD 播放机/刻录机、数字电视以及机顶盒等消费类电子产品。（如欲了解更多信息，敬请访问 www.ti.com/sc04169。）
通过 54 MHz 系统时钟，CDC5806 能由单个器件生成视频、音频、CPU、USB 以及便携式内存时钟。三个 PLL 可从系统时钟生成各种输出频率。片上环路滤波器与内部反馈消除了采用外部组件的必要。CDC5806 采用 TI 的 RF 硅锗工艺开发而成，实现了时钟分配的低抖动以及低至 150 psec的、极低的峰至峰周期抖动。
采用此工艺开发的未来时钟将集成有助于降低电磁干扰 (EMI) 的功能，如可变扩频定时 (SSC) 等。可变 SSC 还使设计人员能对其设计进行微调，在系统中进行各种标准 SSC 的测试。TI 技术在实现这些功能集成的同时还保持着优异的 PLL 频率隔离。
CDC5806 拥有如下关键特性：
" 允许单端 LVCMOS 的时钟输入；
" 使用 54.000 MHz 的系统时钟输入可生成多输出频率；
" 用于时钟分配的低抖动；
" 工作电压为 3.3V 单电源；
" 可生成如下时钟：
o VIDCLK 74.175824 MHz/54 MHz（带缓冲）；
o AUDCLK 16.9344 MHz/12.288 MHz；
o CPUCLK 64 MHz；
o USBCLK 48 MHz；
o SPCLK 32 MHz；
o MSCLK 38.4 MHz/19.2 MHz/12 MHz；
" 集成有 PLL 滤波器组件；
" 极低的峰至峰周期抖动特性，最低为 150 psec；
" 工业温度范围介于 -40 C 至 85 C 之间；
