Tensilica(泰思立达)公司今天发布了Xtensa HiFi IIII音频引擎。Xtensa HiFi IIII音频引擎是Tensilica公司可靠的Xtensa LX处理器内核的附件应用包之一，专为当前的家用音频功能而优化。基于这个应用包，Tensilica公司同时发布了种类齐全的软件编码器和解码器，该编解码器适用于所有流行的音频标准，包括杜比数字 AC–3、QSound Labs的microQ、MP3、MPEG-2/4 AAC LC 和 AACPlusTM、WMA (Windows Media Audio)， 以及 AMR (Adaptive Multi - Rate speech)。作为一个低功耗的整体解决方案，Xtensa HiFi II音频引擎使片上系统(SoC)设计者可以快速的设计出带音频的设备，比如手机、便携音乐播放器、DVD驱动器以及机顶盒。

　　“到2005年年底，我们的客户就可以生产出第一千万个含有我们第一代Xtensa HiFi音频引擎的产品”,Tensilica公司的总裁兼CEO Chris Rowen说，“第二代的产品不仅能够支持额外的音频标准，而且由于是在基于我们的前沿产品Xtensa LX处理器核上开发的，因此Xtensa HiFi IIII音频引擎具有速度快、功耗低、面积小且更加灵活等特点。”

　　这款全新的24位嵌入式音频处理器从本质上优于当前使用的普通16位音频处理器。由于在压缩和解压缩算法的中间计算过程中精确度的增加，它可以生成更好的音质压缩文件，并且与所有流行的音频标准相兼容。

　　因为带HiFi IIII音频引擎的Xtensa LX处理器是完全可编程的，支持多个音频标准在相同的硬件上运行，这使得同样的芯片可用于多种应用或者说相同的器件可以播放或录制不同标准的音频文件。

　　16个音频包

　　Tensilica公司为Xtensa HiFi IIII音频引擎提供了16个音频包，这些功能可以被集成到一个SoC设计中，而无需开发额外的编解码软件。

　　- 杜比数字 AC-3解码器: 用5.1多声道(multichannel 5.1)解码实现完全的杜比数字AC-3解码器功能。它支持所有标准的混音模式和各种比特以及采样速率。

　　-杜比数字AC-3家用编码器(DDCE):实现家用版本的杜比数字编码器功能，并支持各种比特和采样速率上的单声道和双声道编码。

　　- 杜比数字加强型家用解码器:用5.1多声道(multichannel 5.1)解码和与目前杜比数字5.1 接收器相兼容的杜比数字转换器实现完全的杜比数字加强型家用解码器功能。它支持所有标准的混音模式和各种比特以及采样速率。

　　- microQ:实现Qsound的microQ音频器件 – 一个包含可升级采样集合的MIDI波表合成引擎、一个多通道立体声混频器、各种控制频率响应、动力和空间增强的方法，以及用于游戏的3D定位音频。

　　- MP3解码器: 实现MPEG-1、MPEG-2和MPEG-2.5 (MPEG-1的扩展)的1/2/3(MP3)层解码，并支持恒定比特率、可变比特率以及自由模式。它也与ISC/IEC 11172-4全部兼容。

　　- MP3编码器: 实现MPEG-1、 MPEG-2 和 MPEG-2.5 (MPEG-1的扩展) 的1/2/3(MP3)层编码，并支持恒定比特率模式和可以带来更高效率的联合立体声编码。

　　- MPEG-2/4 AAC LC 解码器:实现与ISO/IEC 13818-4和14496-4相兼容的MPEG-2/4 AAC解码。它支持MPEG-2/4 AAC LC和LC多通道文件的解码，也支持ADIF、 ADTS、 MPEG-2和MPEG-4文件格式的数据流的解码。

　　MPEG-2/4 AAC LC 编码器:实现MPEG-2/4 AAC LC和MPEG-2 AAC LC双声道编码。它支持恒定比特率、可变比特率以及TNS、 PNS、 联合立体声等等，也支持ADIF和 ADTS编码格式。

　　- MPEG-4 aacPlus v1解码器:实现aacPlus v1解码并支持频带复制解码(SBR)，而且与针对增强型aacPlus解码器的3GPP规范相兼容。

　　- MPEG-4 aacPlus v1编码器:实现aacPlus v1编码并支持频带复制编码(SBR)，而且与针对增强型aacPlus编码器的3GPP规范相兼容。

　　- MPEG-4 aacPlus v2解码器:实现aacPlus v2解码并支持参数立体声(PS)和频带复制解码(SBR)，而且与针对增强型aacPlus解码器的3GPP规范相兼容。

　　- MPEG-4 aacPlus v2编码器:实现aacPlus v2编码并支持参数立体声(PS)和频带复制编码(SBR)，而且与针对增强型aacPlus编码器的3GPP规范相兼容。

　　- WMA解码器:实现高速、中速、低速WMA数据流和ASF(高级流格式)数据流的解码，并完全与微软WMA测试规范相兼容。

　　- WMA编码器:实现高速、中速、低速WMA数据流和ASF数据流的编码，并完全与微软WMA测试规范相兼容。

　　- AMR窄带语音编解码器:实现AMR窄带语音的解编码，并与针对AMR 窄带编解码器的3GPP规范相兼容。

　　- AMR宽带语音编解码器:实现AMR宽带语音的解编码，并与针对AMR 宽带编解码器的3GPP规范相兼容。

　　音频专用的硬件扩展

　　Xtensa HiFi II音频引擎使用了超过300条专用于音频的DSP(数字信号处理)指令，这些指令是Tensilica公司的工程师专为Xtensa LX处理器针对音频进行优化而设计的。Xtensa HiFi II音频引擎有一个双乘加器(dual MAC)结构，两个乘加器单元都支持24x24位和32x16位的计算。

　　Xtensa HiFi II音频引擎利用Tensilica公司的FLIX(可变长度指令扩展)技术提供了一个高效的结构使音频应用的周期性功率消耗最小化。该技术利用64位指令格式对基础的Xtensa LX可配置处理器进行扩展。64位指令格式包含了双乘/累加功能和其它DSP运算，以及Xtensa HiFi II引擎专用的两个寄存器文件的存取指令。乘/累加功能和算术运算以及许多特性包括饱和度、小数运算和符号类型都可以被用来使编解码器的输入输出和执行更加方便，同时还有便于比特流存取和可变长度(Huffman)编码和解码的运算。

　　与目前使用的普通16位音频处理器相比，Xtensa HiFi II音频引擎固有的24位数据精确度提供了音质和编解码性能之间更好的一个均衡点，而且还同时支持32位和16位的数据类型。Xtensa HiFi II音频引擎与全部的工业标准音频编码格式完全兼容，即使在对事先录制并编码的16位音乐文件进行解码的时候，也可以得到明显优良的音质。

　　功耗的节省

　　结合每兆赫兹上显著的低功耗以及对新Xtensa HiFi II音频引擎指令集架构的优化，Xtensa HiFi II音频引擎能效得到显著改善，从而增加便携和无线应用的电池工作时间。基于TSMC的 0.13 纳米 LV 工艺，Xtensa HiFi II音频引擎运行在200MHz时的静态功耗为0.40mW，动态功耗为17.8mW，总功耗为18.2mW或者0.91mW/MHz。第一代Xtensa HiFi音频引擎在相同的工艺下总功耗为207mW/MHz。Tensilica的第一代Xtensa HiFi音频引擎在最坏情况下作为MPEG-4 AAC LC编码器需要85MHz，而第二代则只需38MHz。这个例子说明Xtensa HiFi II 音频引擎使用的全部能量功耗(所需的MHz乘以功耗/MHz)在能效方面与前一代相比有将近5倍的改善。

　　较低的门数

　　通过细致的设计并充分的利用Xtensa LX架构的新特性，在200MHz的条件下，Tensilica公司能够将Xtensa HiFi II音频引擎的全部门数降低到比第一版少20%的水平。300条音频专用指令的全部门数约为78K。

　　高效的性能

　　因为Xtensa HiFi II音频引擎的高效性，它只需占用频率的一小部分来实现音频的解码和编码功能。针对高性能的应用，在TSMC 0.13nm LV的工艺下，它可以支持高达280MHz，为其它的控制、媒体和信号处理任务提供了充裕的频率空间。

　　关于Tensilica

　　Tensilica成立于1997年7月，专门为日益增长的大规模嵌入式应用需求提供优化的专用微处理器解决方案。Tensilica拥有称为Xtensa的可配置和可扩展的微处理器核心，是唯一一家拥有利用一个完整的软件开发工具环境生成定制微处理器核心，并可在几个小时内生产出新处理器配置的厂商，它使得费时的开发过程实现了自动化。更多的信息请访问www.tensilica.com。

　　立即发布

　　2005年3月3043日

　　2005,

　　中国北京

　　2005年8月24日讯 –提供颠覆传统SOC设计方法的可配置处理器技术, 目前该领域全球唯一自动化设计方案的供应商—Tensilica(泰思立达)公司今天宣亦庄工厂据悉，混合信号(Mixed-signal)、 、硅基液晶(LCoS)及影像感测器(CMOS) 布，公司高调参加由中国半导体行业协会主办的业内盛会——IC CHINA 2005，全面介绍其革命性的可配置处理器技术，并展示采用Tensilica技术设计的最新芯片和电子设备。Tensilica亚太区总经理王彦之先生还在会上发表了主题为“为什么SoC设计需要可配置处理器?”的技术演讲，深入阐述了Tensilica创新的可配置处理器技术如何自由配置、弹性扩展且自动合成，从而帮助SOC设计师实现更高速、更便捷且能最大化降低风险周期的开发过程。

　　Tensilica革可配置处理器技术的先驱企业美国泰思立达公司(Tensilica)为了将其革创新SOC设计技术介绍给中国的集成电路产业，已经于2005年3月正式进入中国市场。经过近半年的发展，泰思立达公司(Tensilica)的产品和技术已经由于开创了SoC设计的革命，因此在中国技术创新SOC设计泰思立达公司()将在参加由中国半导体行业协会主办的业内盛会— 的G16号展位2005。泰思立达公司(Tensilica)将通过ICCHINA2005向首次向的首次了其泰思立达公司(Tensilica)--——包括在G16号展位展出，、，;泰思立达公司()例

　　会上，中芯国际的客户和合作伙伴对Tensilica的可配置处理器技术表现出了强烈的兴趣。

　　与此同时，泰思立达公司(Tensilica) 还将在ICCHINA2005的SOC设计研讨会专场上作精彩发言，更深入的阐述泰思立达公司(Tensilica)革命性的创新技术--可配置处理器技术可以自由配置、弹性扩展且自动合成，以帮助SOC设计师实现更高速、更便捷且能最大化降低风险周期的开发过程。

　　广动处理器技术IP概念可配置IP的倡导者和领导者-还将加入日前宣布正式加盟2005年8 月23日在京成立的Tensilica亚太区技术支持经理曾友仁先生于23日出席了联盟签字仪式。

　　关于中国硅知识产权产业联盟

　　中国硅知识产权产业联盟是由信息产业部软件与集成电路促进中心牵头建立，由致力于规范IP设计，普及与推广IP在SoC设计中的应用的企、事业单位、民间社团组织在自愿原则下组成的民间联合体、非独立社团、非法人组织。联盟宗旨:IP标准、IP保护、IP重用、IP共享。

　　Tensilica Xtensa LX处理器在EEMBC办公自动化基准测试中击败所有处理器和处理器内核

　　Xtensa LX性能超越其最接近的竞争者近四倍

　　美国加州Santa Clara 2005年3月28日讯– 全球唯一的为单芯片系统(SOC)设计优化特定应用可配置处理器的设计自动化公司Tensilica, Inc.今天宣布，它获得了可授权处理器核心前所未有的最高记录得分，这是在嵌入式微处理器基准协会(EEMBC)的办公自动化基准测试中任何处理器都未曾获得过的最高得分。EEMBC基准测试得分是由EEMBC验证实验室(ECL)独立进行的，它确认Xtensa LX处理器比大得多的PowerPC 440GX核心快了接近四倍，超过了强大的64位MIPS 20Kc处理器四倍以上。

　　经过确认的EEMBC Oamark的得分是:

　　·4.19523 –优化的Xtensa LX处理器

　　·1.07999 –现有的PowerPC 440GX处理器

　　·0.98880 –现有的Xtensa LX处理器

　　·0.89033 –现有的MIPS 20Kc处理器

　　·0.75975 –现有的ARM 1026EJ-S处理器

　　可授权可综合的处理器内核的EEMBC得分是以“每MHz”的得分为代表的。参加这项办公自动化基准测试的Xtensa LX的优化配置在90nm ASIC技术下实现了454MHz的工作频率。在预期的工作频率下，4.19523 Oamarks/MHz得到了1904 OAmarks的速度得分。Xtensa LX优化版本的运行速度比大得多的处理器核心几乎快了四倍，超出了Power PC 440GX核心，比MIPS 20Kc处理器的速度快了四倍以上。

　　除了取得了OAmark得分中的显著优势外，Tensilica的Xtensa LX处理器还显示出其小得多的代码大小，这意味着其所需的存储器更少。办公自动化基准测试的代码大小结果是:

　　·4,912 字节 – 现有的Xtensa LX处理器

　　·5,908 字节 –现有的ARM 1026EJ-S处理器

　　·11,024 字节 – 优化的Xtensa LX处理器

　　·13,780 字节 –现有的MIPS 20Kc处理器

　　·18,540 字节 –现有的IBM PowerPC 440处理器

　　Tensilica市场副总裁Steve Roddy表示:“我们的1.4平方毫米的Xtensa LX处理器在运行现有的未经修改的C程序代码时取得了与较大的PowerPC核心几乎相等的速度，同时具备了四倍程度上代码大小的优势，这是对Xtensa基础处理器架构固有的优势的充分肯定。用户正在寻找具有小代码大小和小尺寸的显著优势的嵌入式处理器，采用Xtensa LX处理器可使他们根本无需利用Tensilica的自动化指令扩展技术就可以迅速受益。”

　　Tensilica使用EEMBC所提供的、经过ECL验证的C程序和利用XPRES编译器(Xtensa处理器扩展综合)生成的针对这个基准测试的Xtensa LX处理器的优化版本。为了利用EEMBC基准代码中固有的自然并行性处理，Tensilica对测试代码进行了ANSI C程序的调协(使程序更符合ANSI C的标准)。此外没有对EEMBC C程序代码进行任何C intrinsics 或汇编编码，或Xtensa相关的特殊修改和优化，调协后的C程序代码可以运行在Xtensa Lx和其他任何处理器上。

　　Tensilica的XPRES编译器

　　用于这个基准测试的XPRES编译器是以C/C++程序作为输入，自动生成经过优化定制的Xtensa LX 处理器。它可以用于自动模式，或者完全由设计师进行控制。设计师可以导引工具，选择指令添加，甚至可以调节原来的应用以更好地发挥附加的硬件指令的优势。XPRES编译器能够为频繁执行的代码区段——例如内部循环和包括复杂多分支的代码区段——生成优化，从而提高速度性能;利用传统的性能调节方法几乎不可能对上述情况进行优化。这样就显著改善了关键的内部循环的性能，使代码性能普遍提升。

　　关于EEMBC

　　EEMBC(嵌入式微处理器基准测试协会):开发和验证现实世界的基准测试和基准测试得分，帮助设计师选择其系统适用的嵌入式处理器。提交EEMBC进行基准测试的所有处理器都需要进行代表不同载荷和能力的参数的多项测试，如:通信、网络、消费、办公自动化、汽车/工业、嵌入式Java和微控制器相关的应用。EEMBC的成员包括领先的半导体、IP供应商和编译器公司，EEMBC建立了基准测试标准，并通过EEMBC验证实验室(ECL)提供通过了验证的基准测试结果。

　　关于Tensilica

　　Tensilica成立于1997年7月，专门为日益增长的大规模嵌入式应用需求提供优化的专用微处理器解决方案。Tensilica拥有称为Xtensa的可配置和可扩展的微处理器核心，是唯一一家拥有利用一个完整的软件开发工具环境生成定制微处理器核心，并可在几个小时内生产出新处理器配置的厂商，它使得费时的开发过程实现了自动化。

　　业界评价

　　业界评价

　　财富杂志: 授予Tensilica 2004年度“酷公司” 称号

　　微处理器报告杂志: 命名Xtensa LX 为2004年度“Best IP-Core Processor ”

　　EDN杂志: 命名Xtensa LX 为2004年度“Top-100”产品

　　Red Herring杂志: 授予Tensilica 2004年度“Top 100 Innovators” 称号

　　Frost & Sullivan: 授予Tensilica“2004半导体业最具成长性的企业” 称号