【日经BP社报道】美国德州仪器（TI）日前公布了生产工艺开发战略。TI将利用面向大宗用户——美国Sun Microsystems和芬兰诺基亚的芯片，建立起从高速版到低耗电版的最尖端生产工艺。
最尖端生产工艺的开发步骤大体上分为3个阶段。在第一阶段，通过面向Sun的微处理器“Ultra SPARC”来建立高速版生产工艺。由于允许存在某种程度的漏电电流，因此在该阶段将专心致力于提高晶体管的电流驱动能力，以及完善多层布线工艺。在第二阶段，将利用面向诺基亚的数字基带芯片确立起低耗电生产工艺。此时将在第一阶段的基础上，集中精力于耗电量的降低。由于产量的提高，在该阶段基本上可以完全收回投资成本。在第三阶段，将面向标准版的DSP和ASIC进行最终的优化处理。经过上述三个阶段的开发，“能够通过限定需要解决的技术课题来降低开发风险”（日本德州仪器 工艺技术开发部 半导体小组主管工程师兼部长江本知正）。
另外，在尖端生产工艺方面，将坚持同时开发三代技术。目前，已经有支持130nm节点的“C035”、支持90nm节点的“C027”以及支持65nm节点的“C021”三种工艺。另外，各工艺名称中的数字部分均代表金属布线的最小间距，C035、C027和C021分别表示其最小间距为0.35μm、0.27μm和0.21μm。
130nm节点的C035使用铜布线和SiOF层间绝缘膜，已经在最新的300mm工厂“DMOS 6”中开始量产。该工艺的特点是支持RF-CMOS，尤其是支持使用铜布线技术的芯片级RF线圈，对于TI来说这还是第一次。顺便提一下，已经完成130nm节点开发的C035开发小组将着手进行C021的下一级、即支持45nm节点的开发。
90nm节点的C027不但使用了ArF(一种短波激光，其他还有远紫外i线、深紫外ＫrF、F2准分子等)曝光技术，而且还使用了铜布线和利用旋转涂布（Spin Coating）形成的OSG。目前该公司正在进行C027的开发。其最大的特点是支持混载版的强介电质内存（FeRAM）。这样，首先可以将部分手机闪存更换成混载FeRAM。将来还准备将占手机数字基带芯片一大部分的SRAM元件更换成混载FeRAM。而且还设想将其应用于可重构芯片（Reconfigurable Chip）中。
由于混载FeRAM的结构简单，仅由1个晶体管和1个电容器组成，因此与由6个晶体管组成的SRAM相比，可以实现小型化。另外，追加掩膜只有2枚即可，因此与需要7~8枚追加掩膜的混载闪存相比，可以降低成本。而且，还有望实现高速化，以及基于非挥发性的低耗电。虽然90nm工艺准备于2003年中期进行量产，但使用FeRAM混载工艺的90nm工艺的量产则计划于2004年开始。目前基础性的集成工作已经完成，并且已经确认了存储器的工作状态。擦写次数已确认可达到10的12次方，因此已经达到可以取代闪存的水平。不过，在随机存取用途方面，必须达到10的15次方的可擦写次数，因此目前还在进行开发。容量方面的目标是数Mbit，但是目前还无法达到这一标准。
65nm节点的C021目前仍处于进行基础研究工作的阶段，具体细节尚未确定。但是肯定会继续使用铜布线和超低介电率（low-k）层间绝缘膜。其中最引人注目的是，准备作为高介电率（high-k）门绝缘膜而导入HfSiON类材料。不过，high-k的导入则有可能会引起迁移率的下降，因此它的主要用途极有可能面向手机芯片等低耗电领域，而不是面向高速用途。
