近日，通信集成电路供应商赛普拉斯半导体公司（Cypress Semiconductor）宣布将举办一系列共计四场的时钟设计免费网上研讨会。这些研讨会将主要阐释当前与未来时钟技术设计工程师所需了解的关键问题。该系列研讨会采用自由下载方式，资料内容汇集了应用工程部门多年设计经验的结晶，其中囊括了能够实现最小抖动效果的基础架构、电源旁路和布线设计要素。而系统设计要素则涵盖了级联PLL、EMI、高速时钟探测技术与可编程时钟技术。通过参加这些网上研讨会，时钟系统工程师将了解到世界上最先进的时钟技术，并将受益匪浅。
该系列研讨会将分为两个阶段进行，先期举办的两场网上研讨会的主题分别是“时钟架构基础设计”与“实现最佳时钟性能的电源与布线设计要素” ：
“时钟架构基础设计”研讨会（起始日期：2002年12月27日）
主要讲述基于PLL（锁相环）和非PLL的缓冲器的基础功能，并展示如何应用这些器件来解决高速逻辑设计中所面临的关键问题。赛普拉斯同时引入了“整体时钟预算”评测标准（Total Timing Budget-TTB），TTB值将被用来辅助与简化确定目标应用中单个器件所需的最大时钟预算的设计工作。
研讨会内容下载地址：
http://www.itworld.com/itwebcast/cypress_architecture
“实现最佳时钟性能的电源与布线设计要素”研讨会（起始日期：2003年1月10日）
电源是提供最佳时钟信号的基础，而电源系统的噪声会增大时钟缓冲器的抖动与时滞。在此讲座中，将传授如何降低电源噪声与将噪声对系统的影响控制在最低范围内的要诀，并将主要阐述通过整合滤波与布线技术来实现电源噪声的最小化。首先，将讨论到噪声所带来的影响和将其最小化的方法，然后则是能够实现最佳性能的印刷电路板设计技术。这些讲座将对系统设计要诀进行详细的阐释，其中包括内部走线串扰、传输线路阻抗失衡、VIA与布线规则等等，而这些部分正是影响设计中整体信号完整性的关键要素。
研讨会注册地址：
http://www.itworld.com/itwebcast/cypress_considerations
网上研讨会免费资料提供
凡是浏览网上研讨会并填写反馈表的人士将可获得由赛普拉斯免费提供的“Perfect Timing: A Design Guide for Clock Generation and Distribution”一册。
后续网上研讨会
第二阶段的两场网上研讨会将于2003年2月18日开始举办，主题分别为“系统设计要诀”（级联PLL和EMI，与高速时钟探测技术）和“时钟新系列”（可编程时钟技术）。
